技术支持

座机: 0755-27876565

手机: 18924600166

E-mail：yijindz@163.com

QQ:857950243

地址：深圳市宝安区新安107国道旁甲岸路

Silicon低抖动晶体振荡器适用于FPGA的参考时钟源

来源：http://www.yijindz.com 作者：亿金电子 2019年11月12

Silicon低抖动晶体振荡器适用于FPGA的参考时钟源
1.简介
受市场对不断增长的网络带宽需求的推动,高速数字通信设备制造商期望通信半导体供应商提供最新的基于高速标准的数字通信协议构建块.FPGA供应商已经接受挑战并生产了专门针对高速串行数字技术各个细分市场的产品通讯设计.结果,通信和嵌入式计算产品设计越来越多将FPGA与嵌入式串行器/解串器（SerDes）,低抖动石英晶体振荡器结合使用,以实现关键的高速收发器和串行协议处理.
在高速串行数字通信中,控制,减少和保持低电平信号路径抖动是最重要的考虑因素,尤其是当比特率增加到数千兆比特甚至更高的范围时.FPGA供应商和系统设计人员越来越意识到低抖动数字通信绝对需要低或超低抖动晶体振荡器,有源晶振.Silicon Labs时序解决方案可以轻松满足低抖动时钟要求高速串行数字通信的要求.
2. FPGA对于晶体振荡器抖动要求
FPGA的绝大部分市场份额分配给Xilinx和Altera这两家公司.这两个公司拥有专门针对各种高速串行数字通信市场的FPGA产品段.出于对市场的关注,这些FPGA公司已经发布了输入规范参考时钟抖动要求,可使其基于FPGA的产品实现符合规范的串行数字通信协议.尽管可以以不同的形式指定时钟晶体振荡器抖动,但几乎被普遍接受高速串行数字通信链路的格式是频率中的相位噪声（抖动）掩码的格式域.
表1和表2提供了输入两个主要的FPGA供应商针对目标用于FPGA的FPGA产品发布的参考时钟抖动规范高速串行数字通信.除了这些抖动要求外,表1和表2还提供了一些Silicon晶振,Silicon晶体振荡器设备的抖动规范.所选设备包括Si51x 0.1–250MHz可编程XO振荡器,Si53x/Si570 10-1417MHz可编程XO,Si5338任意频率,任意输出时钟发生器和Si5326/68任意频率抖动衰减时钟.如下表所示,指定的Silicon Labs计时设备可以轻松满足或超过FPGA的输入参考时钟抖动要求具有很大的余量,非常适合用于高速数字串行通信应用.

表1. Silicon Labs的相位抖动性能与Xilinx的相位抖动要求

表2. Silicon Labs的相位抖动性能与Altera的相位抖动要求

表3. Altera抖动屏蔽（100 MHz RefClk）

Silicon低抖动晶体振荡器适用于FPGA的参考时钟源.Silicon Labs时钟晶体振荡器非常适合用作带有嵌入式SerDes的FPGA的参考时钟源,高速串行数字通信应用.具有其他内置功能,例如任何频率具有0ppm的频率误差,出色的PSRR和具有数字可编程环路的抖动衰减的灵活性与简单的PLL时钟解决方案相比,Silicon Labs晶振,有源晶体振荡器,XO振荡器具有更高的带宽优势,可提供真正的系统优势.

正在载入评论数据...

上一篇：四道工序关系到晶振制造的成败

下一篇：晶振阻抗不匹配所引起的信号完整性问题

此文关键字： Silicon晶振 Silicon晶体振荡器

技术支持

最新文章

Silicon低抖动晶体振荡器适用于FPGA的参考时钟源

相关资讯

姓名：
邮箱：
正文：