Silicon晶振EFR32FG22系列2专有无线2.4Ghz SoC EFR32FG22(FG22)专有无线2.4Ghz SoC解决方案是无线Gecko系列2平台的一部分。FG22SoC将38.4MHz Arm®Cortex®-M33内核与TrustZone以及接收灵敏度达-102.3dBm的高性能无线电集成在一起。这款SoC将超低传输和接收功率（+6dBm下为8.2mATX，3.6mARX）、1.2µA深入睡眠模式功率以及诸如RFSense之类创新低功耗功能组合在一起，提供业界领先的能源效率，可延长电池有限或能量收集选项的产品（如电子货架标签和工业无线传感器节点使用的产品）的运行寿命。

    本应用说明旨在帮助用户利用能够实现优良RF性能的设计实践，设计EFR32系列2无线Gecko产品组合的PCB。2.4GHz EFR32系列2无线MCU的匹配原则载于应用说明AN930.2：EFR32系列22.4GHz匹配指南中，而1GHz以下EFR32系列2设备的匹配过程在AN923.2：EFR32系列21GHz以下匹配指南中予以讨论。以下应用说明详细介绍了与MCU相关的主题：AN0918.2：系列1至无线Gecko系列2兼容性和迁移指南、AN0948.2：EFR32系列2电源配置和DC-DC，以及AN0955：CRYPTO。SiliconLabsMCU和无线入门套件以及SimplicityStudio提供强大的开发和调试环境。为利用自定义硬件的功能和特性，SiliconLabs推荐在自定义硬件设计中包含调试和编程接口连接器。有关包含这些连接器接口的详细信息和优点在AN958：自定义设计的调试和编程接口中有详细阐述。EFR32系列2的电源配置载于AN0002.2：EFR32无线Gecko系列2硬件设计注意事项。RF性能很大程度上依赖于PCB布局以及匹配网络的设计。为实现最佳性能，SiliconLabs建议使用下列部分所述的PCB布局设计指南。

    使用EFR32系列2无线MCU的设计建议已使用SiliconLabs提供的参考设计完成广泛测试。建议设计者按原样使用参考设计，因为其能够尽可能减小寄生现象导致或不良元件布置和PCB排线产生的失谐作用。EFR32参考设计文件位于SimplicityStudio的“套件文档”选项卡下。设计的紧凑型RF部分（不包括50Ω单端天线）以蓝框圈出，强烈建议使用圈出的RF布局，以避免出现任何可能的失谐作用。下图显示了设计中圈出的紧凑型RF部分。

    EFR32xG21无线MCU的匹配网络类型本节将提供建议与EFR32xG21搭配使用的匹配网络。务必强调的一点是，调节后的匹配组件值很大程度上依赖于布局图，因此建议遵循3.2.2EFR32xG21匹配网络的其他布局设计指南中记录的布局指导原则。EFR32xG21无线MCU可提供最大+20dBm的功率。所有EFR32xG21参考设计均使用L系列并联C梯级匹配网络。对于低功耗应用(≤10dBm)，3元素C-L-C网络已足够，而高功耗解决方案(>10dBm)则需要5元素匹配。对于0dBm输出功率，建议的匹配网络显示在Figure2.4适用于0dBm输出功率的EFR32xG21的建议匹配网络onpage5。

    当然，EFR32设备的TX输出功率增加的同时，谐波信号绝对大小也会相应地提高。由于大部分监管标准（例如FCC、ETSI、ARIB等）要求谐波信号衰减至一定绝对功率级别以下（以瓦特或dBm为单位），所需的低通滤波量通常大于使用较高输出功率的EFR32的RF无线电板。EFR32xG21的所有无线电板均包含一个50ΩIFA（反向F天线），其连接至匹配网络的50Ω输出，能够测量辐射性能。可在这些无线电板上通过U.FL连接器进行可选传导测量。天线旁有一个额外的元件(L3)，其基本上不属于匹配网络。对于自定义设计，建议保留该系列元素的选项以进行额外的谐波抑制，其默认值应为0?。这些无线电板上的IFAPCB天线优化为50?阻抗，无任何外部离散天线匹配网络。为了实现最大灵活性，建议在自定义设计时保留L3与天线之间的3元素PI结构天线匹配网络选项。Note:若使用两个RF引脚（RF2G4_IO1和RF2G4_IO2），匹配可能会相互耦合和失谐，因此理想匹配是仅填充一个引脚。

    EFR32系列2无线MCU的总体布局设计指南设计RF相关布局以实现优良RF性能的一般指南如下：
•对于自定义设计，请尽可能使用与参考设计相同数量的PCB层。与参考PCB层数出现偏差会导致不同的PCB寄生电容，无法实现匹配网络的最佳形态。如果需要层数与参考设计不同的设计，请确保顶层和内部第一层之间的距离与参考设计相似，因为这个距离决定了接地的寄生电容值。否则可能会出现匹配网络失调，可能需要微调元件值。

•避免接地平面敷金属分离。建议尽可能多地在PCB上创建均一的接地平面，并使其不被布线分离。而且，匹配网络与EFR32IC裸焊盘接地之间的接地路径应清晰，并在至少一个PCB层上畅通无阻。接地平面分离的唯一例外是EFR32匹配网络和HFXO区域，在这些位置，接地引脚不应连接至顶层接地。有关这些例外情况的更多信息，请参阅3.2EFR32系列2无线MCU的布局。

•请使用尽可能多的接地孔（尤其是在GND引脚附近），以尽可能降低不同层的接地灌流和GND引脚之间的串联寄生电感。
•请沿PCB边缘和内部GND金属灌流边缘使用一系列GND针脚孔。孔之间的最大距离应小于第10次谐波的Lambda/10（参考无线电板上孔之间的距离一般为40–50mil）。该距离能够在这些边缘的弥散场造成的高谐波下降低PCB辐射。
•对于两层以上的设计，建议在内层放置尽可能多的走线（甚至是数字走线），确保顶层和底层有大规模的连续GND灌流。

•避免使用长和/或薄的传输线连接与RF相关的元件。否则由于分布式寄生电感，可能发生某些失谐作用。此外，请尽可能缩短互连线，降低接地的并联寄生电容。但是，相邻分立元件的偶联可能会增加。
•在不同宽度（即不同阻抗）的传输线之间使用递变线路，以减少内部反射。
•避免使用回路和长线，以消除共振。它们还可用作不良辐射体，尤其是在谐波上。
•请使用一些旁路电容确保优良的VDD滤波（尤其是工作频率范围）。电容的串联自谐应靠近滤波频率。过滤最高频率的旁路电容应最接近EFR32的VDD引脚。除基础频率外，应过滤晶体/时钟频率及其谐波（最高3次），以避免向上变频激励。

•使用多个孔将晶体壳接地，避免未接地部件的辐射。请勿断开和悬空任何可能是不良辐射体的金属。请避免引导电源走线靠近晶体或在晶体下方，或者与晶体信号或时钟走线并联。
•确保RF相关部件（尤其是天线）远离直流转换器输出和相关的直流元件。
•请避免GPIO线路靠近RF线、天线或晶体或在其下方，或者与晶体信号并联。请使用GPIO线上尽可能最低的偏差率，降低对RF或晶体信号的串扰。

•请使用尽可能短的VDD走线。VDD走线可以是隐藏的不良辐射体，以便尽可能简化VDD布线，并使用带有很多针脚孔的大规模连续GND灌流。要简化VDD布线，请尽量避免VDD走线的星形拓扑（即避免连接一个通用点中的所有VDD走线）。
•在天线附近使用丝网会对天线的绝缘环境造成轻微的影响。尽管这一影响通常可以忽略，但是请尽量避免在天线或天线灌流遮挡区使用丝网。

    EFR32xG21匹配网络的其他布局设计指南
•强烈建议在C1电容与EFR32xG21IC的对应TX/RX引脚（RF2G4_IO1或RF2G4_IO2）之间保持大约1mm的距离（在BRD4180A无线电板上，C1电容与TX/RX引脚之间的实际距离为0.95mm）。此短线的额外寄生电感是匹配网络的一部分，如果未保持精确，可能会提高谐波水平。

•相邻匹配网络元件应尽可能彼此靠近，以尽可能降低任何接地的PCB寄生电容以及元件之间的串联寄生电感。
•在大多数情况下，将匹配网络中的连续谐波滤波电容旋转到传输线的相对侧，可以取得较好的谐波性能。然而，EFR32xG21芯片的验证结果表明，对匹配网络元件应用这种定位会提高谐波水平。因此，对于EFR32xG21设备，建议将匹配网络中邻近的并联电容连接至传输线的相同侧。

•应使用接地导通孔将匹配网络中的并联电容直接连接至PCB第2层接地平面。为获得最佳谐波性能，应避免将接地引脚连接至顶层的公共接地金属上。
•应加厚电容GND引脚附近的走线，以改善散热带的接地效应。这能够尽可能降低接地灌流和GND引脚之间的串联寄生电感。

•EFR32xG21芯片有2个等效的单端TX输出/RX输入。若只将其中一个输出/输入与10dBm或20dBmPA匹配网络搭配使用，应将另一个直接连接至裸焊盘接地。请勿将未使用的TX/RX引脚连接至PCB的公共顶层接地，因为这可能会提高谐波水平。
•若要获得更好的谐波性能，另建议将引脚11(RFVSS)直接连接至裸焊盘接地，而不是连接至公共顶层接地。
•在匹配网络区域，请至少在布线/盘与相邻GND灌流之间相隔0.3mm。该方法能够尽可能降低寄生电容并减轻失谐作用。